MOSのみ、キャパシタレス、高密度表面筋電図用小型64チャンネルヘッドステージ回路の設計と実測評価
Design and Measured Assessment of a MOS-Only, Capacitorless, Miniature 64-Channel Headstage Circuit for High-Density Surface Electromyography
高密度表面筋電図用に最適化された小型(30x34mm)64チャンネルデータ収集ヘッドステージが開発された。このヘッドステージは、350nm CMOS技術で製造されたMOSトランジスタのみのアナログフロントエンドASICと、市販のマルチチャンネル電流入力ADC(DDC264)を組み合わせたものである。ASICアナログフロントエンドは、処理とACカップリングの両方にMOSベースのキャパシタを使用している。この2チップソリューションにより、64チャンネルを典型的な4kHzのサンプリングレートで同時に記録でき、最大アナログ帯域幅は0.5~1500Hz、分解能は20ビットである。アナログフロントエンドで決定される典型的な入力換算ノイズは、20~500Hzの表面筋電図帯域幅で3.5μVRMSである。このヘッドステージの消費電力は1チャンネルあたり5mWである。本研究は、MOSのみのアナログフロントエンドと、医療画像アプリケーション向けに開発された市販の高性能バックエンドハードウェアを使用して、高密度表面生体信号を記録できる実証を行った。これらの技術は、システムやウェアラブルデバイスのサイズとコストを削減し、高密度生体信号収集セットアップの研究環境からより手頃な商業製品への移行を促進する可能性がある。
- MOSトランジスタのみのアナログフロントエンドASICと電流入力ADCを組み合わせた小型(30x34mm)64チャンネル高密度表面筋電図用ヘッドステージが開発された
- 消費電力は1チャンネルあたり5mWで、64チャンネルを4kHzサンプリング、20ビット分解能、入力換算ノイズ3.5μVRMS(20-500Hz)を実現
本成果は350nmという成熟CMOSプロセスを用い、キャパシタを排除したMOSのみの設計で高密度生体信号計測を実現した点が注目に値する。製造コストが低く、システム小型化に貢献するため、研究用途から民生ウェアラブルへの展開ポテンシャルがある。ただし350nmと古いノードであり、直ちに商業化される段階ではない。大学発の研究成果であり、特定の企業への直接的なインパクトは現時点では限定的。BCIや筋電義歯などの分野での応用が期待されるが、投資判断としては中長期の技術トレンドとして注視するレベル。