GAA NSFETにおけるチャネルリリースモジュールのデバイス構造と製造熱予算の影響およびプロセス最適化
Influence of Device Structure and Manufacturing Thermal Budget on Channel Release Module in GAA NSFET and Process Optimization
ゲートオールアラウンドナノシートFET(GAA NSFET)は次世代の主流アーキテクチャとして期待されているが、革新的なスタックチャネル設計により、チャネルリリースという新たなプロセスモジュールが導入され、製造上の課題となっている。チャネルリリースの品質はデバイスのオン電圧と動作速度に決定的な役割を果たす。本研究では、非プラズマガスエッチングを用いてチャネルリリースを行い、ナノシート幅、間隔、アニーリング条件がエッチングプロセスに与える影響を系統的に調査した。SiGe/Siエッチング選択比は87を達成し、チャネル幅の増加に伴い、Siナノシート中央領域の片側ダメージは減少傾向を示した。100%以上のオーバーエッチングでは、異なるチャネル間隔を持つ構造でのSi片側ダメージは1 nm未満に制御された。アニーリング温度の上昇は、SiGe層へのGe元素の拡散強化とSiGeエッチングレートの徐々な低下を引き起こした。Hラジカル前処理を加えることで、チャネル表面粗さの二乗平均平方根(RMS)値は0.087 nmから0.069 nmに低減された。これらの結果は、高選択性、低ダメージ、安定したプロセスウィンドウ、低製造難易度を持つチャネルリリースエッチングプロセスの開発に貴重な指針を提供する。
- GAA NSFETのチャネルリリース工程において、非プラズマガスエッチングを用いてSiGe/Siエッチング選択比87を達成した
- 100%以上のオーバーエッチングにおいて、異なるチャネル間隔を持つ構造でSi片側ダメージを1nm未満に制御することに成功した
- Hラジカル前処理によりチャネル表面粗さのRMS値を0.087nmから0.069nmに低減した
本論文はGAA NSFET製造プロセスにおけるチャネルリリースモジュールの最適化に関する学術的知見であり、半導体業界の最先端プロセス技術の進展を示す重要な基礎研究。投資家視点では、TSMCやSamsung、Intelといった主要半導体ファウンドリがGAA構造への移行を進める中で、製造歩留まりと性能向上に直結するプロセス改善の方向性を示しており、次世代半導体製造の実用化に向けた技術的マイルストーンとして注目される。ただし、現時点では特定企業の発表や製品化に直結する事象ではなく、学術的な研究成果である点に留意が必要。